Swyddogaeth graidd y cerdyn rheoli asyncronig LED yw gwireddu arddangosiad ffenestri lluosog ar sgrin sengl mewn unrhyw safle. Mae'r system rheoli asyncronig LED yn bennaf yn cynnwys meddalwedd cymhwysiad PC, modiwl cyfathrebu, modiwl prosesu data, modiwl rheoli sganio, modiwl gyrru a sgrin LED. Mae'r rheolydd yn cynnwys tair rhan: modiwl cyfathrebu, modiwl prosesu data a modiwl rheoli sganio. O ran pensaernïaeth caledwedd, mae yna wahanol gynlluniau gweithredu. Mae cynllun nodweddiadol yn 2011 yn seiliedig ar brosesydd ARM 32{{.did (fel LPC2214) ac yn mabwysiadu cynllun modiwl arwahanol. Mae'r modiwl prosesu data yn cynnwys cof MCU, SRAM a FLASH; mae'r modiwl rheoli sganio yn cynnwys CPLD a SRAM; mae'r modiwl cyfathrebu yn cynnwys modiwl Ethernet a modiwl cyfathrebu cyfresol, gan gefnogi cyfathrebu RS232 a RS485 [11]. Mae cynllun integredig yn 2026 yn seiliedig ar brosesydd craidd meddal NiosII 32{{.bit ac yn mabwysiadu dyluniad FPGA sglodyn sengl. Mae'r modiwl trosglwyddo cyfathrebu data, y modiwl prosesu data a'r modiwl rheoli sganio i gyd yn cael eu gweithredu ar FPGA. Mae'r modiwl prosesu data yn cynnwys CPU craidd meddal NiosII, cof SDRAM a Flash; mae'r modiwl rheoli sganio yn cynnwys -craidd IP PWM diffiniedig a SRAM gan ddefnyddwyr. O ran pensaernïaeth meddalwedd, mae'r ddau ddatrysiad wedi'u dylunio yn seiliedig ar system weithredu amser real (fel uc/OS-II), gan ddefnyddio algorithmau amserlennu tasgau effeithlon i reoli tasgau lluosog, gyda phob ffenestr arddangos yn cael ei chwblhau gan dasg annibynnol [11-12]. Ar gyfer sgriniau lliw llawn, mae pob picsel yn cynnwys tri lliw cynradd: coch, gwyrdd a glas. Mae gan bob lliw 256 o lefelau llwyd, felly mae angen 3 beit o ofod storio ar bob picsel. Gellir storio'r data sy'n cyfateb i'r tri lliw (coch, gwyrdd a glas) ar wahân er mwyn gweithredu'n haws. Y dull gweithredu lefel llwyd ar gyfer arddangosiadau LED yw sganio â phwysau, sy'n gofyn am wahanu ychydig o ddata lliw, ac yna ailgyfuno darnau â'r un pwysau.
Mae'r datblygiad o fodiwlau arwahanol i integreiddiad sglodyn sengl wedi gwneud arddangosiadau sgrin yn gyfoethocach ac yn fwy hyblyg. Gall un rheolydd asyncronig ddisodli rheolwyr lluosog, a chwblheir y system reoli gyfan ar un sglodyn FPGA, gan leihau costau system yn effeithiol.
